PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-253199

(43)Date of publication of application: 12.11.1991

(51)Int.CI.

H04Q 3/52

H04Q 11/04

(21)Application number: 02-049209

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:


02.03.1990

(72)Inventor: HIROSE KUNIHARU

(54) TIME SLOT CONVERSION CIRCUIT

(57)Abstract:

PURPOSE: To make the size of actual constitution small and to simplify the constitution even when lots of number of highways are employed by using a multi-port memory so as to set a line. CONSTITUTION: Multiplexer circuits 30, 32 apply time division multiplex to an input digital signal of plural highways and converts the signals into plural 1st multiplex signals, and a storage means 33 is provided with write address generating means 34 generating plural write addresses each of which is specific to each of plural sets of channel information subject to time division multiplex and plural read address generating means generating a readout address for each of plural sets of channel information. Then a storage means stores tentatively plural sets of channel information subject to in time division onto the plural 1st multiplex signals in write addresses via plural write ports and reads the information from the plural read pots according to the read address and gives the read information to demultiplex circuits, The demultiplex circuits 38, 39 demultiplex plural 2nd multiplex signals into an output digital signal on plural highways. Thus, even when lots of highways are employed, the constitution is not especially made large nor complicated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-253199

⑤Int. Cl. ⁵

識別記号 庁内整理番号

❸公開 平成3年(1991)11月12日

H 04 Q 3/52 11/04 1 0 1 A 8843-5K

8226-5K H 04 Q 11/04

E

審査請求 未請求 請求項の数 1 (全7頁)

🖾 発明の名称

タイムスロツト変換回路

②特 願 平2-49209

②出 願 平2(1990)3月2日

⑦発明者 廣瀬 邦治⑦出願人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

個代 理 人 弁理士 鈴木 敏明

明細・書

1. 発明の名称

タイムスロット変換回路

2. 特許請求の範囲

複数ハイウェイの入力デジタル信号上に時分割 多重されている複数のチャネル情報に対して、そ の時間的又は空間的順序を入れ替えて複数ハイウェイの出力デジタル信号に変換するタイムスロッ ト変換回路において、

上記複数ハイウェイの入力デジタル信号を時分 割多重して複数の第1の多重信号に変換する多重 回路と

上記複数の第1の多重信号上に時分割多重されている複数のチャネル情報毎に固有の書込みアドレスを発生する複数の書込みアドレス発生手段と、複数のチャネル情報毎に読出しアドレスを発生する複数の読出しアドレス発生手段と、

上記複数の第1の多重信号上に時分割多重されている複数のチャネル情報を、複数の書込みボートを介して上記書込みアドレスに一時記憶し、一

時記憶された複数のチャネル情報を複数の読出し ボートより上記読出しアドレスに従って読出し、 複数の第2の多重信号を出力する記憶手段と、

上記複数の第2の多重信号を複数ハイウェイの 出力デジタル信号に分離する分離回路とを設けた ことを特徴とするタイムスロット変換回路。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、ハイウェイから別のハイウェイへの 通過ルートの設定、交換機からハイウェイへのル ート設定、あるいは、ハイウェイから交換機への ルート設定に用いられるタイムスロット変換回路 に関するものである。

[従来の技術]

従来のタイムスロット変換回路の基本的構成を 第2図に示す。

第2図において、複数のハイウェイIN1~INmを通過するデジタル信号は、多重回路(MUX)1において時分割多重化された後、時間スイッチ部2に与えられる。時間スイッチ部2は、R

特開平3-253199(2)

AM(random access memory)構成のメモリ3と、メモリ3に対する書込みアドレスを発生する意出しアドレス発生回路4と、メモリ3に対する読出しアドレスを発生する読出しアドレスを発生する読出しアドレスを発生する読出しアドレスを発生する読出しアドレスを発生する読出しアドレスの登立の位方を異ない内容にの仕方を異ないでは、多重化信号におけるタイムスロットの時間軸上の位置を変化させた多重化信号を出力する。タイムスロットが入れ替えられた多重化信号は、分離回路(DMUX)6に与えられ、この分離回路6によって多重分離され、複数のハイウェイ〇UTmに出力される。

このようにしてハイウェイIN1~INmとハイウェイOUT1~OUTmとの回線設定がなされる。

ところで、回線設定に供するハイウェイの数mが多い場合には、多重回路1による多重度が大きくなってタイムスロット時間が短くなり、メモリ3のアクセスタイムが短いことが求められる。しかし、入手し易いメモリ3のアクセスタイムでは

従って書き込まれ、メモリ14に対しては書込み アドレス発生回路17が発生した書込みアドレス に従って書き込まれる。他の多重回路11からの 多重化信号はメモリ13及び15に与えられ、メ モリ13に対しては書込みアドレス発生回路16 が発生した書込みアドレスに従って書き込まれ、 メモリ15に対しては書込みアドレス発生回路1 7が発生した書込みアドレスに従って書き込まれる。

メモリ12及び13に格納された多重化信号は、 読出しアドレス発生回路18から与えられる読出 しアドレスに従って読み出されてタイムスロット の入替えが行われ、それぞれセレクタ回路20に 選択入力として与えられる。メモリ14及び15 に格納された多重化信号は、読出しアドレス発生 回路19から与えられる読出しアドレス発生 の路19から与えられる読出しアドレスに従って 読み出されてタイムスロットの入替えが行われ、 それぞれセレクタ回路21に選択入力として与え られる。

セレクタ回路20には読出しアドレス発生回路

応じられない程度に、ハイウェイの数mが多いことも生じ、この場合には、従来、第3図に示すタイムスロット変換回路が用いられていた。

第3図において、複数のハイウェイIN1~IN×を通過するデジタル信号は、多重回路9において時分割多重化された後、時間スイッチ部10に与えられ、他の複数のハイウェイIN(x+1)~INmを通過するデジタル信号は、多重回路11において時分割多重化された後、時間スイッチ部10に与えられる。

この時間スイッチ部10は、4個のRAM構成のメモリ12~15と、メモリ12及び13に共通の書込みアドレス発生回路16と、メモリ14及び15に共通の書込みアドレス発生回路17と、メモリ12及び13に共通の読出しアドレス発生回路18と、メモリ14及び15に共通の読出しアドレス発生回路19とを備えている。

多重回路9からの多重化信号はメモリ12及び 14に与えられ、メモリ12に対しては書込みア ドレス発生回路16が発生した書込みアドレスに

18からタイムスロット毎に選択入力を変化させる選択制御信号が与えられ、セレクタ回路20は選択出力を分離回路22に与える。同様に、セレクタ回路21には読出しアドレス発生回路19からタイムスロット毎に選択入力を変化させる選択利力を分離回路23に与える。各分離回路22、3はタイムスロットが入れ替えられた、しかも別混合された多重化信号を分離して対応するハイウェイ群OUT1~OUTx、OUT(x+1)~OUTmに出力する。

例えば、ハイウェイ群IN1~IN×内のいずれかのハイウェイからの信号をハイウェイ群OUT1~OUT×のいずれかのハイウェイに与える場合には、多重回路9、メモリ12、セレクタ回路20、分離回路22のルートを経て行ない、ハイウェイ群IN1~IN×内のいずれかのハイウェイからの信号をハイウェイ群OUT(x+1)~OUTmのいずれかのハイウェイに与える場合には、多重回路9、メモリ14、セレクタ回路2

特開平3-253199(3)

1、分離回路23のルートを経て行なう。

このようにしてハイウェイが多い場合にも、回 線を設定することができる。

[発明が解決しようとする課題]

しかしながら、従来装置によれば、第2図及び第3図の比較から明らかなように、ハイウェイの数mが第2図に示す基本構成で応じられない程大きくなると、実際上の構成が大型、複雑になると、実際上の構成が大型、複雑になると、でもできなわち、ワンチップメインをして、カイウェイの数が基本構成で応じられる数より2倍程度に大きくなり、1位ではなく、4倍程度の複雑、大型化になっていた。図示は省略しているが、ハイウェイの数が基本構成で応じられる数よりの復れ、大型化になる。

本発明は、以上の点を考慮してなされたものであり、回線設定に供するハイウェイの数が多い場合にも、構成を特に大型、複雑化することがない

統出しポートより統出しアドレスに従って統出し、 複数の第2の多重信号を出力する記憶手段とを備 えている。さらに、複数の第2の多重信号を複数 ハイウェイの出力デジタル信号に分離する分離回 路とを備えている。

[作用]

 タイムスロット変換回路を提供しようとするもの である。

[課題を解決するための手段]

かかる課題を解決するため、本発明においては、 複数ハイウェイの入力デジタル信号上に時分割多 重されている複数のチャネル情報に対して、その 時間的又は空間的順序を入れ替えて複数ハイウェ イの出力デジタル信号に変換するタイムスロット 変換回路を、以下の各要素で構成した。

すなわち、複数ハイウェイの入力デジタル信号 を時分割多重して複数の第1の多重信号に変換する多重回路を備えている。また、複数の第1の多 重信号上に時分割多重されている複数のチャネル情報毎に固有の書込みアドレスを発生する複数のチャネル情報 毎込みアドレス発生手段と、複数のチャネル情報 毎に読出しアドレスを発生する複数の読出しアドレスを発生する複数の記まして レス発生手段と、複数のチャネル情報を、複数の 書込みボートを介して書込みアドレスに一時記憶 し、一時記憶された複数のチャネル情報を複数の

そして、分離回路は、複数の第2の多重信号を複数ハイウェイの出力デジタル信号に分離する。

かくして、入力デジタル信号のタイムスロット が変換された出力デジタル信号が得られる。

「実施例〕

以下、本発明の一実施例を図面を参照しながら 詳述する。

第1図は本発明の一実施例の構成を示すブロック図である。

この実施例においても、複数のハイウェイIN 1~IN xを通過するデジタル信号は、多重回路 3 0 において時分割多重化された後、時間スイッチ部31に与えられ、他の複数のハイウェイIN (x+1)~INmを通過するデジタル信号は、多重回路32において時分割多重化された後、時間スイッチ部31に与えられる。

この時間スイッチ部31は、1個のマルチボートメモリ33と、このメモリ33に対する書込みアドレスを発生する書込みアドレス発生回路34と、メモリ33に対する第1及び第2の読出しア

特開平3-253199(4)

ドレスを発生する1個の読出しアドレス発生回路 35とを備えている。

この実施例のマルチボートメモリ33は、2個の入力ボート33i1及び33i2と、2個ずつ2組の計4個の出力ボート33o11及び33o12との第2により、10のアドレスによって特定されるエリアが2個存在するものである。すなわち、2個のメモリエリア群AR1及びAR2を備えている。

多重回路30からの多重化信号はメモリ33の第1の入力ボート33i1に与えられ、多重回路32からの多重化信号はメモリ33の第2の入力ボート33i2に与えられる。第1の入力ボート33i1に入力された多重化信号は、書込みアドレス発生回路34が発生した書込みアド従って特定される、第1のメモリエリア群AR1のト33i2に入力された多重化信号は、書込みアドレス発生回路34が発生した書込みアドレスで、第2のメモリエリア群AR2

33 o 2 1 から出力されてセレクタ回路 3 7 に第 1 の選択入力として与えられ、その第 2 の読出しアドレスに従って特定される、第 2 のメモリエリア群 A R 2 のいずれかのエリアに書き込まれている多重化信号は第 4 の出力ボード 3 3 o 2 2 から出力されてセレクタ回路 3 7 に第 2 の選択入力として与えられる。

これらセレクタ回路36及び37に対する各選 択制御信号も、銃出しアドレス発生回路35が出 力する。

読出しアドレス発生回路35は、セレクタ回路36に対しては、第1の入力ハイウェイ群IN1~INx内のハイウェイと後述する第1の出力ハイウェイ群OUT1~OUTx内のハイウェイとの回線設定を実行させる場合には、メモリ33の第1の出力ボート33011からの多重化信号を選択させ、第2の入力ハイウェイ群IN(x+1)~INm内のハイウェイと第1の出力ハイウェイ群OUT1~OUTx内のハイウェイとの回線設定を実行させる場合には、メモリ33の第2の出

のいずれかのエリアに書き込まれる。

この実施例でも、時間スイッチ部31の機能で あるタイムスロット位置の入替えは、書込みアド レスと、読出しアドレスとの変化順序の違いによ って実行される。

読出しアドレス発生回路35が発生した第1の 読出しアドレスに従って特定される、第1のメモ リエリア群AR1のいずれかのエリアに書き込ま れている多重化信号は第1の出力ポート3301 1から出力されてセレクタ回路36に第1の選択 入力として与えられる。第1の読出しアドレスに 従って特定される、第2のメモリエリア群AR2 のいずれかのエリアに書き込まれている多重化信 号は第2の出力ポート33012から出力されて セレクタ回路36に第2の選択入力として与えら れる。

同様に、読出しアドレス発生回路35が発生した第2の読出しアドレスに従って特定される、第1のメモリエリア群AR1のいずれかのエリアに書き込まれている多重化信号は第3の出力ボート

カポート33 o 1 2 からの多重化信号を選択させるように制御する。

また、読出しアドレス発生回路35は、セレクタ回路37に対しては、第1の入力ハイウェイ群IN1~IN×内のハイウェイと後述する第2の出力ハイウェイ群OUT(x+1)~OUTm内のハイウェイとの回線設定を実行させる場合には、メモリ33の第3の出力ボート33021からの出力ハイウェイと第2の出力ハイウェイとの回線設定を実行させる場合には、メモリ33の第4の出力ボート33022からの多重化信号を選択させるように制御する。

各セレクタ回路36、37から出力されたタイムスロットが入れ替えられた、しかも選択混合された多重化信号は、対応する分離回路38、39は入力された多重化信号を分離して対応するハイウェイ群OUT1~OUTx、OUT(x+1)~OUTm

特開平3-253199(5)

に出力する.

第4図は第1実施例の回線設定動作例を示す説明図である。なお、説明を簡単にするため、ハイウェイの数mを8個としている。

この第4図は、入力側の各ハイウェイIN1~IN8をそれぞれ、出力側のハイウェイOUT2、OUT3、OUT8、OUT7、OUT6、OUT1、OUT4、OUT5に回線設定する場合を示している。

ハイウェイIN1~IN4上の情報 a~d は多 重回路30によって多重化されて a~dの順にメ モリ33の第1の入力ボート33i1に与えられ て記憶される。ハイウェイIN5~IN8上の情 報 e~h は多重回路32によって多重化されて e ~h の順にメモリ33の第2の入力ボート33i 2に与えられて記憶される。

書込みアドレス発生回路34及び読出しアドレス発生回路35は、設定すべき状態に応じた書込みアドレス及び読出しアドレスを発生してタイムスロットを入れ替える。これにより、この例の場

なお、上述の実施例においては、2個の入力ボート及び4個の出力ボートのマルチボートメモリを用いたものを示したが、入力ボートが1個、出力ボートが2個のマルチボートメモリを2個用いて第1図の構成を実現するようにしても良い。

また、上述の実施例においては、メモリの入力 ボートと出力ボートとの比が1:2のものを示し たが、1:3以上であっても同様に構成すること ができる。この場合には、ハイウェイを3群以上 にグループ化することを要する。なお、実際上、 1個のマルチボートメモリでは、その入出力ボート数がある程度に限定されているため、1個のマルチボートメモリでは、かかる変形例を実現することは難しいが、複数のマルチボートメモリを用いることで実現可能である。

[発明の効果]

以上のように、本発明によれば、y(yは2以上)個の多重化信号のそれぞれに対して、タイムスロットを入れ替えたy個の多重化信号を得、すなわち、計y²個の多重化信号を得、これら多重

合には、第1の出力ポート33 o 1 1 からり a b c の順に情報が出力され、第2の出力ポート33 o 1 2 からf e f g の順に情報が出力され、第3 の出力ポート33 o 2 1 から d a d c の順に情報が出力され、第4の出力ポート33 o 2 2 から h e h g の順に情報が出力される。

セレクタ回路36は、第2入力、第1入力、第 1入力、第2入力の順に選択動作してfabgの 順に情報を出力する。セレクタ回路37は、第2 入力、第2入力、第1入力、第1入力の順に選択 動作してhedcの順に情報を出力する。

かくして、例えば、入力ハイウェイIN1の情報 aが出力ハイウェイOUT2に供給されるように、回線が所定の通りに設定される。

従って、この実施例によれば、マルチポートメ モリを用いて回線設定を行なうようにしたので、 ハイウェイの数mが多い場合にも実際上の構成を 小型、簡単なものとすることができる。従来との 比較で言えば、ハイウェイの数mが同じであれば 構成は1/2程度で済む。

化信号を適宜選択することで回線設定を行なうようにしたので、ハイウェイの数が多くなっても相対的に小型、簡易な構成のタイムスロット変換回路を実現することができる。

4. 図面の簡単な説明


第1図は本発明によるタイムスロット変換回路の一実施例を示すブロック図、第2図は従来回路の基本的構成を示すブロック図、第3図はその拡張構成を示すブロック図、第4図は上記実施例の回線設定例を示す説明図である。


30、32…多重回路(MUX)、31…時間 スイッチ部、33…マルチポートメモリ、34… 書込みアドレス発生回路、35…読出しアドレス 発生回路、36、37…セレクタ回路、38、3 9…分離回路(DMUX)。

特許出願人 沖電気工業株式会社 代 理 人 鈴 木 敏 明




特開平3-253199(6)





ハイウュイ数が多い場合の従来構成を示すプロック図 第 3 図

特開平3-253199(7)



実施例の回線設定例の説明図 第 4 図